ELV-MC03-SMARC

Обратно на 1892ВА018 (Скиф)

Вопросы по работе с модулем

Поддерживается ли загрузка по QSPI1?

Нет, не поддерживается.

Есть ли описание процесса выбора сопротивлений для DDR PHY ODT?

Сопротивления подбирались экспериментально.

Какие выбраны волновые сопротивления проводников LPDDR4?

Волновое сопротивление ставится в 50 ОМ, далее оно может меняться, в зависимости от результатов моделирования.

Как посмотреть конфигурацию платы?

Если вам требуется посмотреть полную конфигурацию платы, то следует выполнить шаги из https://github.com/elvees/ddrinit/blob/master/doc/index.rst, до шага “Конфигурирование” включительно. В результате будет получен .config файл, в котором будут приведены все конфигурации под конкретную плату.

Вопросы по схемотехнике

Где можно посмотреть электрическую принципиальную схему модуля?

Схема модуля является нашей интеллектуальной собственностью, мы её не распространяем.

В качестве референса можно использовать схему исследовательской платы https://box.elvees.com/index.php/s/qz8adC9QYPYsKTs

Рекомендации по проектированию аппаратуры https://support.elvees.com/docs-portal/scythian/hw-design-guide/index.html

Мы можем предоставить схемы некоторых блоков, таких как Ethernet PHY,eMMC, подсистема питания. Для их получения обратитесь в техподдержку.

Можно ли не подавать питание на неиспользуемые блоки?

Да, можно.

Поддерживается ли одноканальный режим контроллером DDR4?

Подсистема DDR имеет два контроллера. Допустимо как подключение памяти только к одному контроллеру, так и использование только одного контроллера?

Какую тактовую частоту можно использовать как основную?

Частота 27.456 МГц является основной рабочей, т.к. на ней удобнее реализовывать SDR, но не является обязательной.

С чем связано использование генератора на 32.768 кГц, вместо резонатора?

Генератор, по сравнению с резонатором дает более стабильную частоту.

Что выбирается в качестве первичного загрузчика?

Рекомендуемым, реализованным нами на наших модулях и протестированным решением является размещение первичного загрузчика на памяти, подключенной к QSPI0. Теоретически вариант размещения первичного загрузчика на eMMC возможен, при отпускании RESET процессора через ~430мс после подачи питания на eMMC. Существующую систему загрузки перенести не получится. Загрузка BootROM -> eMMC не реализована, в связи с ошибкой BootROM.