1892ВМ206

Общая информация

Микросхема интегральная 1892ВМ206 (МСТ-06) спроектирована как однокристальная двухпроцессорная «система на кристалле» на базе IP-ядерной (IP-intellectual property) платформы «МУЛЬТИКОР», разработанной в АО НПЦ «ЭЛВИС». По общепринятой классификации СБИС, разрабатываемых на базе платформы «МУЛЬТИКОР», микросхема 1892ВМ206 относится к сигнальным микропроцессорам мини-конфигурации с плавающей и фиксированной точкой.

В качестве двух процессоров микросхема 1892ВМ206 содержит 32-разрядный центральный процессор (CPU – Central Processing Unit) и высокопроизводительный процессор-акселератор для цифровой обработки сигналов (DSP – Digital Signal Processing) с плавающей/фиксированной точкой, обеспечивающий обработку информации с переменными форматами данных от битовых форматов до стандартных форматов данных с плавающей точкой в формате IEEE754.

Микропроцессор 1892ВМ206 сочетает в себе лучшие качества двух классов приборов: микроконтроллеров и цифровых процессоров обработки сигналов, что особенно важно для микроминиатюрных встраиваемых применений, когда приходится решать в рамках ограниченных габаритов одновременно обе задачи: управления и высокоточной обработки информации, включая сигналы и изображение.

Для разработчика системы обеспечивается уникальная возможность применения новых алгоритмов принятия решений в CPU на основе параллельно выполняемых процедур адаптивного анализа и обработки сигналов в DSP, что реализуется в пределах одной и той же микросхемы, что особенно важно для сверхминиатюрных применений. Для этих целей разработаны методы применения RLS/LNS алгоритмов на базе микросхем серий «МУЛЬТИКОР», в частности для адаптивных антенных решеток.

Микропроцессор 1892ВМ206 обеспечивает работу под операционной системой Linux, а также под другими операционными системами для встраиваемых применений.

Микропроцессор 1892ВМ206 предназначен для применения в следующих приложениях:

• локация и гидроакустика;
• связь;
• сигнальная обработка: БПФ, фильтрация, корреляция, быстрая свертка;
• управление объектами с использованием высокоточных адаптивных методов;
• высокоточная обработка данных для малогабаритных мобильных и встраиваемых систем;
• графические ускорители;
• системы промышленного контроля.

Функциональные параметры и возможности

Микросхема 1892ВМ206 имеет следующие функциональные параметры и возможности:

центральный процессор CPU (Central Processor Unit):

• архитектура – MIPS32;
• 32-х битные шины передачи адреса и данных;
• кэш команд объемом 32 Кбайт;
• кэш данных объемом 32 Кбайт;
• архитектура привилегированных ресурсов в стиле ядра R4000:
  • регистры Count/Compare для прерываний реального времени;
  • отдельный вектор обработки исключений по прерываниям;
• программируемое устройство управления памятью:
  • два режима работы – с TLB (Translation Lookaside Buffer) и FM (Fixed Mapped);
  • 16 строк в режиме TLB;
• устройство умножения и деления;
• сопроцессор арифметики в формате с плавающей точкой;
• JTAG IEEE 1149.1, встроенные средства отладки программ;
• оперативная память центрального процессора (CRAM) объемом 128 Кбайт;
• 5 внешних запросов прерывания, в том числе немаскируемое прерывание (NMI);

цифровой сигнальный процессор DSP (Digital Signal Processor):

• 2-ядерный DSP-кластер DELcore-30М - симметричный мультипроцессор (СМП), состоящий из 2-х DSP-ядер ELcore-30М - DSP0 и DSP1, работающих на общем поле памяти данных, имеющих набор общих регистров управления/состояния, а также буфера обмена XBUF;
• MIMD (Multiple Instruction Multiple Data) организация потоков команд и данных;
• каждое из двух DSP-ядер ELcore-30М имеет гарвардскую архитектуру с внутренним параллелизмом по потокам обрабатываемых данных и предназначено для обработки информации в форматах с фиксированной и с плавающей точкой;
• система инструкций, реализующих параллельно несколько вычислительных операций и пересылок;
• 7-фазный программный конвейер и гибкие адресные режимы позволяют реализовать алгоритмы сигнальной обработки с высокой производительностью;
• расширенные возможности по динамическому диапазону обрабатываемых данных, позволяют обрабатывать данные в 8/16/32–разрядных форматах с фиксированной точкой, либо в одном из форматов с плавающей точкой – 24Е8 (стандарт IEEE 754) или 32Е16 (расширенный формат). Обеспечение при этом компромиссного выбора между точностью и производительностью. Аппаратные меры повышения точности и динамического диапазона (блочная плавающая точка; режим насыщения; инструкции преобразования форматов);
• аппаратная поддержка программных циклов;
• каждое из DSP-ядер имеет свою программную память (PRAM) объемом 32 Кбайт и общую для всех память данных XYRAM объемом 128 Кбайт;
• суммарная пиковая производительность DSP-кластера:
  • в формате одинарной плавающей точки (24е8, стандарт IEEE754) - 16 операций за 1 такт;
  • в формате фиксированной точки (int32) – 16 операций за 1 такт;
  • в формате фиксированной точки (int16) – 64 операций за 1 такт;
  • в формате фиксированной точки (int8) – 96 операций за 1 такт;

порт внешней памяти MPORT (Memory Port):

• шина данных – 64 разряда, шина адреса – 27 разрядов;
• встроенный контроллер управления статической асинхронной памятью типа SRAM, FLASH, ROM и синхронной динамической памятью типа SDRAM;
• программное конфигурирование типа блоков памяти и их объема;
• программное задание циклов ожидания при обмене со статической асинхронной памятью;
• формирование сигналов выборки 5 блоков внешней памяти;
• перевод SDRAM в режим энергосбережения.

периферийные устройства:

• два контроллера SWIC (SpaceWire Interface Controller) по стандарту ECSS-E-50-12С (SpaceWire) с пропускной способностью от 2 до 300 Мбод каждый;
• два мульти-протокольных контроллера SPFMIC (Space Fibre Multiprotocol Interface Controller) по стандартам SpaceFibre или GigaSpaceWire (SpaceWire-RUS);
• EMAC - два контроллера Ethernet MAC 10/100 МГц или дублированный контроллер AFDX (Avionics Full-Duplex Switched Ethernet);
• два контроллера CANBIC (CAN Bus Interface Controller) по стандарту ARINC-825 (CAN - Controller Area Network);
• контроллер ARINC429 по стандарту ARINC-429 (15 каналов приема или передачи данных);
• два контроллера 1553BIC (1553 Bus Interface Controller) по ГОСТ Р 52070-2003 (MIL-STD-1553B);
• два многофункциональных буферизированных последовательных порта MFBSP (Multi-Functional Buffered Serial Port) с функциями SPI, I2S, LPORT, GPIO;
• порт ввода-вывода общего назначения GPIO (32 внешних вывода);
• два 8-канальных контроллера прямого доступа (DMA) типа память-память. Поддержка 2-мерной и разрядно-инверсной адресации. Четыре внешних запросов прямого доступа. Возможность передачи данных в режиме Flyby (подобный режиму, реализованному в ADSP-TS201) между внешними устройствами и внешней памятью;
• контроллер прерываний;
• универсальный асинхронный порт (UART) типа 16550;
• шестнадцать универсальных 32-разрядных интервальных таймеров реального времени с тремя источниками входной частоты: CLK, XTI, RTCXTI;
• 32-разрядный сторожевой таймер;

дополнительные возможности и особенности

• умножители/делители входной частоты на основе узлов фазовой автоподстройки частоты (PLL);
• коррекция ошибок внутренней и внешней памяти: исправление однократных ошибок и обнаружение двукратных ошибок при помощи модифицированного кода Хэмминга;
• встроенные средства отладки программ (OnCD) с портом JTAG в соответствии со стандартом IEEE 1149.1;
• режимы энергосбережения;
• поддержка операционной системы Linux;
• керамический корпус типа CPGA-720.ъ

Инструментальное программное обеспечение

Для данной микросхемы имеется интегрированная среда проектирования программного обеспечения MCStudio, которая обеспечивает полный цикл разработки и отладки программ. Эта среда функционирует на инструментальной машине IBM PC в среде Windows.

Интегрированная среда проектирования включает:

• среду разработки программ для CPU и DSP;
• среду отладки программ в исходных текстах, исполняемых на программном симуляторе, и отладчик для работы с платой отладочного модуля для данной микросхемы или целевым устройством. Целевое устройство подключается к персональному компьютеру через эмулятор JTAG;
• средства программного моделирования;
• возможность доступа пользователю ко всем инструментам через один интерфейс.

Операционная система для микросхемы 1892ВМ206

Linux - свободно распространяемое ядро Unix-подобной операционной системы. Linux обладает всеми свойствами современной Unix-системы, включая полноценную многозадачность, развитую подсистему управления памятью и сетевую подсистему.

Ядро Linux, поставляемое вместе со свободно распространяемыми прикладными и системными программами образует полнофункциональную универсальную операционную систему. Большую часть базовых системных компонент Linux унаследовал от проекта GNU, целью которого является создание свободной микроядерной операционной системы с лицом Unix.

Порт Внешней Памяти

Основная статья: MPORT

Порт внешней памяти (MPORT) позволяет организовать интерфейс с широким набором устройств памяти и периферии. Внешний интерфейс порта обеспечивает подключение без сложной дополнительной логики синхронной динамической памяти типа SDRAM, а также асинхронной памяти типа SRAM, NOR Flash и т.д.

Порт памяти имеет следующие основные характеристики:

• шина данных внешней памяти – 64 разряда;
• шина адреса внешней памяти – 27 разрядов;
• формирование сигналов выборки 5 блоков внешней памяти;
• программное конфигурирование типа, разрядности и объема блока памяти;
• интерфейс с синхронной динамической памятью типа SDRAM;
• интерфейс с асинхронной памятью (SRAM, EPROM, FLASH, FIFO и т.д.);
• режим передачи данных Flyby;
• управление числом тактов ожидания при обмене с асинхронной памятью;
• защита всех блоков внешней памяти, подключенных к MPORT, при помощи модифицированного кода Хемминга.

Универсальный Асинхронный Порт (UART)

Основная статья : Универсальный асинхронный приёмопередатчик

Универсальный асинхронный порт имеет следующие характеристики:

• по архитектуре совместим с UART 16550;

• частота приема и передачи данных – от 50 до 1 Mбод;

• FIFO для приема и передачи данных имеют объем по 16 байт;

• полностью программируемые параметры последовательного интерфейса: длина символа от 5 до 8 бит;

• генерация и обнаружение бита четности; генерация стопового бита длиной 1, 1.5 или 2 бита;

• диагностический режим внутренней петли;

• эмуляция символьных ошибок;

• функция управления модемом (CTS, RTS, DSR, DTR, RI, DCD).

Контроллер Интерфейса SpaceWire (SWIC)

Основная статья: Space Wire Interface Controller

Контроллер интерфейса SpaceWire предназначен для обеспечения аппаратной поддержки функций внутрисистемных коммуникаций с использованием протокола SpaceWire.

В микропроцессоре имеется четыре контроллера SWIC: SWIC0, SWIC1, SWIC2, SWIC3.

Основные особенности контроллера:

• Контроллер разработан в соответствии с международным стандартом ECSS -E-50 - 12C.
• Обеспечивает функционирование одного дуплексного канала связи со скоростью от 2 до 400 Мбит/с в каждую сторону.
• Реализация контроллера охватывает уровни стека протоколов SpaceWire, от сигнального до сетевого (частично) уровня.
• Аппаратное детектирование ошибок связи: расcоединение, ошибки четности.
• Встроенные LVDS приемопередатчики в соответствии со стандартом стандарта ANSI/TIA/EIA-644(LVDS).
• Встроенные в приемник LVDS резисторы - терминаторы.
• Четыре канала DMA (два канала данных и два канала дескрипторов пакетов).
• Обмен данными через DMA с памятью словами по 64 бита. Назначение, основные характеристики

Контроллер ARINC429

Основная статья: ARINC 429

Канал информационного обмена, выполнен на основе контроллера интерфейса ARINC429, соответствует ГОСТ 18977-79 и РТМ 1495-75 (изм. 2, 3). Соответствие интерфейсу ARINC429 – только на сигнальном уровне. Контроллер предназначен для обмена данными с устройствами на шине ARINC429.

Контроллер имеет 15 независимых каналов, направление которых задается программно через регистр R_DIR. Контроллер поддерживает следующие частоты следования импульсов: 12,5 кГц ±1%, 50 кГц ± 1%, 100 кГц ±1%, 250 кГц±1%. Для настройки частоты выдачи предусмотрен регистр настройки частот (при этом частоты разных каналов также могут быть разными). Контроллер поддерживает прием данных с адресной сортировкой, файловый прием, прием последовательности слов. Для прямого доступа в память контроллер ARINC429 в своем составе имеет 15-ти канальный контроллер DMA.

Пайка микросхемы

Существуют прямые указания на способ монтажа и температурные режимы монтажа?

Способ монтажа определяет технолог монтажной линии, исходя из совокупности фактов:

• применяемая элементная база;

• материалы печатной платы;

• тепловое рассеивание печатной платы;

• применяемый флюс;

• применяемый припой;

• возможности их монтажного оборудования.

По микросхеме есть ограничения: разрушение кремния при температуре свыше 145°C и разрушение проволоки при температуре свыше 300°C. Поэтому нагрев свыше 300°C недопустим. Нагрев до 300°C не более 10 секунд. Удержание микросхемы в подогретом состоянии свыше 145°C более 20 секунд также недопустимо. Недопустим как резкий нагрев с 22°C до 300°C, так и резкое охлаждение.

Допустима ли многократная пайка?

Допустима. Мы не проводили испытания, тем не менее деградация выводов при пайке есть. Эмпирически, не более 10 раз.

Температурные режимы предварительного лужения?

Предварительное лужение не требуется. Желательно подобрать такой тех. процесс, чтобы лужение проходило в 1 операцию с пайкой к плате.

Допустимо ли устанавливать подобные микросхемы на клей, мастику и т.п.?

Не допустимо.

Корпус PGA подразумевает установку в сокет, насколько правильно подобные микросхемы паять в отверстие на плате?

Допустимо применение и в сокете и запаянными в плату.

Для монтажа нужен дополнительный подогрев платы в 100-120 градусов, допустим ли такой нагрев для микросхемы? Сколько времени допустим нагрев?

Да нужен. Неограниченное временя может находится при температуре ниже +145°C.

Какие требования к отмывочной жидкости?

4 ограничения - жидкость не должна разъедать медь, золото, керамику и эпоксидную смолу.

Допустимо ли влияние ультразвука при отмывке?

Допустимо. Частота УЗ не должна быть кратна частоте резонанса микросхемы.

Чувствительна ли микросхема к влаге? Нужна ли предварительная сушка?

Да, чувствительна, предварительная сушка нужна.

Вопросы по программному обеспечению

Как производится проверка и коррекция ошибок по коду Хэмминга при загрузке из внешней памяти?

Проверка и коррекция ошибок по коду Хемминга – выключена для всей памяти по умолчанию, и будет осуществляться только если Вы включите её в настройках регистра CSR_EXT (исходное состояние разрядов MODE[1:0] = 0x0 в таблице 8.17. «Формат регистра CSR_EXT»). Включение проверки и коррекции ошибок по Хеммингу для памяти, подключенной к сигналу выбора nCS[3], производится дополнительно, отдельным разрядом регистра CSR_EXT[4] (ROM). Описание регистра CSR_EXT приведено в п. 8.2.10 «Регистр CSR_EXT» на стр. 183 руководства пользователя на микросхему 1892ВМ206.

Должна ли быть в ОППЗУ записана прошивка с учетом кодов Хэмминга?

Нет, если Вы не включаете проверку и коррекцию ошибок по коду Хемминга во время загрузки. Для использования режима проверки и коррекции ошибок при загрузке, ПЗУ должна быть включена в 32-разрядном режиме (выводы BOOT[1:0] = 0x0).

Есть ли какая то утилита, которая из файла прошивки сформирует файл с учетом кодов Хэмминга?

Такой утилиты нет.

Есть ли пример работы с GigaSpaceWire для MCStudio?

Baremetal примеров для MCStudio нет. В качестве референса можно использовать драйвер Linux https://box.elvees.com/index.php/s/N4zKRaxPttYSZan

Есть ли пример работы с SpaceFibre (SPF)?

В качестве референса можно использовать драйвер Linux https://box.elvees.com/index.php/s/RYCpTtE7d9G7Xgw Инструкции по работе с драйвером https://box.elvees.com/index.php/s/qdbjJaSyiDjQR9i

Как разместить программу в кэш-памяти?

Расположить программу в кэш-памяти нельзя. Можно расположить ее в кэшируемом сегменте виртуальных адресов и включить кэширование. Кэширование сегмента включается записью нужного значения в соответствующее поле регистра CP0.Config (или CP0.Config1, в зависимости от сегмента). Часть сегментов виртуальных адресов является некэшируемой. Таким образом, в одном и том же диапазоне физических адресов могут быть расположены как кэшируемые данные/код, так и некэшируемые.
Подробнее о преобразовании адресов и кэшировании можно прочитать в одноименном документе https://elvees.ru/mc/data_sheets/mc_start_memory.pdf.

Как загрузить программу начальной загрузки для процессора 1892bm206( плата mct-06em-6u rev.2.2) через SPI?

По ссылке [1] доступна для скачивания программа mcprog новой версии, в которой поддержана SPI-Flash на MCT-06EM-6U.

Для загрузки нужно будет перевести SA7 в соответствующее положение.

[1] https://box.elvees.com/index.php/s/EykzboGNFQbs5yW

Вопросы по аппаратной части

В чем назначение резисторов (R=10 Ом, 0.25Вт), включаемых между выводами данных микропроцессора D0..D63 и выводами данных SDRAM, SRAM и Flash ПЗУ DQ0..DQ63, почему выбраны такие номиналы и мощность резисторов?

Назначение - согласование волнового сопротивления. Также можно использовать резисторы 0,125Вт.

Нужно ли подключать к питанию выводы питания интерфейса Space Fibre, если этот интерфейс мы не используем?

Их можно не подключать.

В руководстве пользователя на м/с указана фиксированная частота (10 МГц), подаваемая на вход XTI. Допускается ли тактировать процессор другой частотой c дальнейшим использованием встроенного умножителя частоты?

Согласно ТУ на микросхему:
Если используется встроенный умножитель частоты (PLL_CORE_EN = 1), то допускается на вход XTI подавать частоту 10 МГц.
Если не используется встроенный умножитель частоты (PLL_CORE_EN = 0), то допускается на вход XTI подавать частоту от 1 до 110 МГц. Стабильность входной системной частоты должна быть не более 0,005 % (50 ppm), скважность должна быть от 40 до 60 %, джиттер должен быть не более 1%.

Протокол начальной загрузки процессора по SPI для flash памяти совместим с 1661РР065?

Начальная загрузка микросхемы осуществляется по протоколу SPI 0x3 (0x03). Нам пока неизвестны случаи применения пользователями микросхем 1661РР065 для начальной загрузки по SPI. На наш взгляд микросхема 1661РР065 для загрузки по SPI микропроцессора 1892ВМ206 должна подойти, критические отличия нами не обнаружены. В качестве образца для проверки совместимости загрузки по SPI нами используется микросхема NX25P10.

Допустима ли многократная пайка?

Допустима. Никто не испытывал, тем не менее деградация выводов при пайке есть.  Эмпирически не более 10 раз.

Какие температурные режимы предварительного лужения?

Предварительное лужение не требуется. Желательно подобрать такой тех процесс, чтобы лужение проходило в 1 операцию с пайкой к плате.

Допустимо ли устанавливать подобные микросхемы на клей, мастику и т.п.?

Не допустимо.

Корпус PGA подразумевает установку в сокет (кроватку), насколько правильно подобные микросхемы паять в отверстие на плате?

Допустимо применение и в сокете и запаянными в плату.

Для монтажа нужен дополнительные подогрев платы в 100-120 градусов, допустим ли такой нагрев для микросхемы? Сколько времени допустим нагрев?

Да нужен. Неограниченное время может находится при температуре ниже +145°C.

Какие требования к отмывочной жидкости?

4 ограничения. Жидкость не должна разъедать медь, золото, керамику и эпоксидную смолу.

Допустимо ли влияние ультразвука при отмывке?

Допустимо. Частота УЗ не должна быть кратна частоте резонанса микросхемы.

Чувствительность микросхемы к влаге не указана. Нужна ли предварительная сушка?

Да, чувствительна, предварительная сушка нужна.

Нестандартные вопросы

Обязательно ли подавать питание от 2,0В для цифровой части приемопередатчиков SPFMIC? Возможно ли запитать их от 1,8В?

Для работы портов SPFMIC на выводы SpF_VDD_0 и SpF_VDD_1 обязательно подавать напряжение питания не ниже 1,95 В. Рекомендуется цифровую часть приёмопередатчиков запитывать напряжением 2,0 В.

Возможно ли использовать сигнал «Debug» для синхронного останова/пуска 2-х процессоров при использовании их отладки в режиме JTAG цепочки?

В режиме отладки синхронный пуск/останов 2-х процессоров возможен, но при определённой конфигурации (при соединении каждого процессора через свой эмулятор MC-USB-JTAG).
Для этого потребуется использовать 2 эмулятора MC-USB-JTAG, предусмотреть соединение выводов nDE (описание вывода в таблице 21.3 на стр. 517 руководства пользователя на микросхему 1892ВМ206) и активировать режим отладки для многопроцессорной системы записью "1" в регистр OnCD OSCR[26].