1892ВМ12АТ: различия между версиями
Smurygina (обсуждение | вклад) (Новая страница: « =Вопросы по программному обеспечению= =Вопросы по аппаратной части= =Нестандартные вопросы= '''Возможен ли режим работы внешней шины процессора 1892ВМ12АТ (в том числе при начальной загрузке), в котором при последовательном чтении из 32-разрядной асинхронн...») |
Etiunova (обсуждение | вклад) Нет описания правки |
||
| Строка 7: | Строка 7: | ||
<blockquote>При чтении подряд нескольких слов данных из одного итого же банка асинхронной памяти сигнал nRD может не переходить в состояние 1 (выборка команд CPU, выполнение процедуры Refill, выполнение подряд нескольких команд LW из кэшируемой области, чтение данных по DMA и т.д.).</blockquote> | <blockquote>При чтении подряд нескольких слов данных из одного итого же банка асинхронной памяти сигнал nRD может не переходить в состояние 1 (выборка команд CPU, выполнение процедуры Refill, выполнение подряд нескольких команд LW из кэшируемой области, чтение данных по DMA и т.д.).</blockquote> | ||
Также на рисунках 7.7 и 7.9 руководства пользователя на микросхему даны пояснительные диаграммы, на которых показано, что сигнал nRD может оставаться в «0» при чтении идущих подряд адресов памяти.</blockquote> | Также на рисунках 7.7 и 7.9 руководства пользователя на микросхему даны пояснительные диаграммы, на которых показано, что сигнал nRD может оставаться в «0» при чтении идущих подряд адресов памяти.</blockquote> | ||
[[Category:Процессоры]] | |||
[[Категория:Микропроцессоры|*]] | |||
Текущая версия от 11:56, 24 мая 2023
Вопросы по программному обеспечению
Вопросы по аппаратной части
Нестандартные вопросы
Возможен ли режим работы внешней шины процессора 1892ВМ12АТ (в том числе при начальной загрузке), в котором при последовательном чтении из 32-разрядной асинхронной памяти (в пределах одного банка памяти) между каждыми соседними циклами чтения ячеек памяти строб чтения (/RD) гарантированно переводился бы процессором в неактивное состояние?
Такой режим невозможен. Согласно разделу 7 руководства пользователя на микросхему 1892ВМ12АT:
При чтении подряд нескольких слов данных из одного итого же банка асинхронной памяти сигнал nRD может не переходить в состояние 1 (выборка команд CPU, выполнение процедуры Refill, выполнение подряд нескольких команд LW из кэшируемой области, чтение данных по DMA и т.д.).
Также на рисунках 7.7 и 7.9 руководства пользователя на микросхему даны пояснительные диаграммы, на которых показано, что сигнал nRD может оставаться в «0» при чтении идущих подряд адресов памяти.