DSP
DSP-ядро представляет собой ядро сопроцессора-акселератора сигнальной обработки. Оно имеет гарвардскую архитектуру с внутренним параллелизмом по потокам обрабатываемых данных и предназначено для обработки информации в форматах с фиксированной и с плавающей точкой. Система инструкций, реализующих параллельно несколько вычислительных операций и пересылок, 7-фазный программный конвейер и гибкие адресные режимы позволяют реализовать алгоритмы сигнальной обработки с высокой производительностью. Каждое DSP-ядро функционирует под управлением CPU-ядра и расширяет его возможности по обработке сигналов.
| Процессор | Версия DSP | Состав кластера | Библиотека ЦОС | Библиотека элементарных математических функций |
|---|---|---|---|---|
| СКИФ | ELcore-50 | Высокопроизводительный 2-х ядерный DSP кластер ELcore-50 с аппаратной поддержкой функций обработки сигналов, алгоритмов искусственного интеллекта на базе нейросетей, шифрования | 50 | |
| 1892ВМ248 (Robodeus) | ELcore-50 | В состав Velcore03 входят следующие устройства:
4 кластера Quelcore, каждый из которых содержит:
| ||
| 1892ВМ10Я | DELcore-30М | 2-ядерный DSP-кластер “DELcore-30M” (Dual ELVEESs Core) – симметричный мультипроцессор (СМП) из IP-библиотеки платформы “МУЛЬТИКОР”, состоящий из двух DSP-ядер “ELcore-30”, работающих на общем поле памяти данных | https://nc2.elvees.com/index.php/s/sp5eCQgpefMfd4k | https://nc2.elvees.com/index.php/s/ci4NA36PYDJdsS5 |
| 1892ВМ14Я | DELcore-30М | 2-ядерный DSP-кластер “DELcore-30M” (Dual ELVEESs Core) – симметричный мультипроцессор (СМП) из IP-библиотеки платформы “МУЛЬТИКОР”, состоящий из двух DSP-ядер “ELcore-30”, работающих на общем поле памяти данных | ||
| 1892ВМ15АФ | DELcore-30М | 2-ядерный DSP-кластер “DELcore-30M” (Dual ELVEESs Core) – симметричный мультипроцессор (СМП) из IP-библиотеки платформы “МУЛЬТИКОР”, состоящий из двух DSP-ядер “ELcore-30”, работающих на общем поле памяти данных | ||
| 1892ВМ206 | DELcore-30М | 2-ядерный DSP-кластер “DELcore-30M” (Dual ELVEESs Core) – симметричный мультипроцессор (СМП) из IP-библиотеки платформы “МУЛЬТИКОР”, состоящий из двух DSP-ядер “ELcore-30”, работающих на общем поле памяти данных | ||
| 1892ВМ3Т | ELcore-14 | Процессорное ядро ELcore-14 имеет типичную для многих цифровых процессоров обработки сигналов (ЦПОС) гарвардскую архитектуру с внутренним параллелизмом по потокам обрабатываемых данных и предназначено для высокоскоростной обработки информации в форматах с фиксированной и с плавающей точкой | ||
| 1892ВМ5Я | ELcore-26 | Два одинаковых IP-ядра ELcore-26 из IP-ядерной библиотеки платформы МУЛЬТИКОР | 26 | |
| 1892ВМ8Я | ELcore-26 | Два одинаковых IP-ядра ELcore-26 из IP-ядерной библиотеки платформы МУЛЬТИКОР | 26 | |
| 1892ВМ7Я | QELcore-28 | Сигнальный сопроцессор-акселератор QELcore-28, представляющий собой кластер (симметричный мультипроцессор) из 4-х DSP-ядер ELcore-28 (DSP0 – DSP3), работающих на общем поле памяти данных, содержащий набор общих для всего кластера регистров управления и состояния, а также буфер обмена XBUF | 28 | |
| 1892ВМ2Я | ELcore-24 | Для повышения производительности ядра ELcore-24 используется распараллеливание потоков обработки по SIMD–типу (Single Instructions, Multiple Data - “один поток инструкций, множественные потоки данных”). Это достигается благодаря свойству масштабируемости DSP-ядра ELcore-х4, то есть возможности увеличения числа секций обработки данных (SIMD-секций) от одной (ELcore-14) до двух (ELcore-24), оставаясь в рамках одной системы инструкций и одной среды разработки (платформа «МУЛЬТИКОР») | 24 | |
| 1892ВМ12АТ | нет блока DSP | |||
| 1892ВМ268 (Eliot) | нет блока DSP |